Verilog HDL高级数字设计（第二版）
图书信息
书名：Verilog HDL高级数字设计（第二版）作者：Michael,D.Ciletti,李广军,林水生,阎波
包装：平装
开本：16
页数：664页
全文字数：1286000
出版社：电子工业出版社
出版时间：2014-2-1
图书简介
《Verilog HDL高级数字设计（第二版）》是一本深入讲解ASIC/FPGA系统芯片工程设计开发的关键技术与流程的技术类图书。本书以数字集成电路系统工程开发要求和特点为基础，利用Verilog HDL对数字系统进行建模、设计与验证。书中涉及到集成电路芯片系统的建模、电路结构权衡、流水线技术、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统前后端工程设计与实现中的关键技术及设计案例。除了理论知识之外，本书还配以大量实例，通过设计实例来说明集成电路系统工程开发须遵循的原则、基本方法、实用技术、设计经验与技巧。
作为一本优秀的技术类图书，《Verilog HDL高级数字设计（第二版）》不仅适合于电子与通信、电子科学与技术、自动控制、计算机等专业领域的高年级本科生和研究生作为教材或参考资料。同时也非常适合于电子系统设计及数字集成电路设计工程师的专业技术培训。
推荐理由
本书是一本非常值得推荐的技术类图书。它以数字集成电路系统工程开发要求和特点为基础，介绍电路结构权衡、流水线技术、多核微处理器、功能验证、时序分析、测试平台、故障模拟、可测性设计、逻辑综合、后综合验证等集成电路系统前后端工程设计与实现中的关键技术及设计案例。本书理论与实例相结合，既深入又易懂，是电子与通信、电子科学与技术、自动控制、计算机等专业领域的高年级本科生和研究生的优秀教材或参考资料，同时也适合于电子系统设计及数字集成电路设计工程师的专业技术培训。
