综合与时序分析的设计约束:Synopsys设计约束(SDC[图书]|7339555
![综合与时序分析的设计约束:Synopsys设计约束(SDC[图书]|7339555](http://img.wx64.com/books/a/aa310dc2243df55038ab12e58aa7f5e0.jpg)
图书信息
书名：综合与时序分析的设计约束:Synopsys设计约束(SDC[图书]|7339555作者：斯里达尔 甘加达兰(Sridhar
包装：平装
页数：174页
出版社：机械工业出版社
出版时间：2018-2
图书简介
《Synopsys设计约束(SDC)》是一本针对集成电路时序约束设计的指南。此书内容包括综合时序分析、静态时序分析和布局布线等方面。通过详细的阐述，作者帮助读者深入了解时序要求的概念及如何将其应用于特定阶段，最终达到优化集成电路设计性能的目的。此书对于从事集成电路设计的相关人员具有极高的参考价值。
推荐理由
对于从事集成电路设计的读者而言，本书是一本极具参考价值的工具书。其中详细的讲解和实践操作，能帮助读者更好地掌握时序约束设计的核心知识，提高集成电路设计的效率和质量。